您将从事

1、参与制定与编写芯片设计方案；

2、负责数字模块电路设计和功能性能仿真验证工作，协助全芯片验证人员进行电路验证；

3、协助后端进行版图布局与设计，并对带版图寄生参数的网表进行Hspice后仿真验证等工作；

4、协助版图设计人员进行最终的版图检查，并形成最终的流片数据。

您需具备

1、本科及以上学历，电子、物理类专业，有三年以上集成电路设计经验者优先;

2、扎实的数字电路设计分析及验证基础，熟悉半导原理和Verilog语言知识；

3、 熟悉使用cadence\NC-Verilog\Modelsim\Hspice\Nanosim等工具进行设计验证；了解ISE等相关FPGA开发工具；

4、了解电路和版图设计流程，能看懂简单的版图设计；

5、掌握PCIE相关协议和结构、熟悉PCS物理编码层相关知识、有28mm器件设计经验者优先老虎；

6、吃苦耐劳，乐于学习，责任心强，团队协作意识。